Show HN: FPGA 설계 가속 – 관용적 Python을 합성 가능한 Verilog로 변환

Show HN: FPGA design acceleration – idiomatic Python to synthesizable Verilog